德国亚琛工业大学在氮化镓（GaN）外延结构中首次实现了垂直沟道结型场效应晶体管（vc-JFET）。

垂直器件对于高功率密度应用是很有应用价值的，因为通过该结构将峰值电场从表面推入散装材料，从而避免了对表面钝化或场板的需要。

研究人员使用低成本的2英寸蓝宝石衬底通过MOCVD生成准垂直vc-JFET。之后使用重n型掺杂GaN层实现背面“虚拟”接触（图1）。真正的垂直器件会使漏极触点穿过晶圆的背面 - 这是使用绝缘蓝宝石无法实现的。

图1：具有选择性再生长的p-GaN栅极区域的准垂直vc-JFET的示意图。

在大多数垂直器件的研究中，会选择使用更昂贵的独立式或块状GaN，形成真正的垂直结构。但在实际生产中，成本是一个关键考虑因素，真正的垂直器件将有几种可能的生成途径 ——不使用衬底或使用导电生长衬底，例如独立式或块状GaN或硅。但使用硅则会导致材料质量低，从而泄漏电流越大。

通过首先施加2μm轻掺杂n-GaN漂移层和20nm重掺杂n-GaN接触层来生长RWTH器件结构，然后使用二氧化硅作为在掩模和MOCVD期间保护沟道的硬掩模，在重掺杂p-GaN的选择性区域再生长。其中栅极 - 栅极（GTG）距离为4μm。通道宽度为54μm。

用于选择性区域再生的刻蚀使用干法和湿法的组合方法。沟道的侧壁与GaN晶体结构的m面对准，以减少干刻蚀的粗糙度。湿四甲基氢氧化铵（TMAH）处理进一步使侧壁变平并从蚀刻底部的c面表面去除蚀刻损伤。在p-GaN再生长之后，通过在氮气中在900℃下退火900秒来激活材料。退火的目的是从镁掺杂中除去氢。氢 - 镁络合物干扰p-GaN材料中所需的空穴的产生。

该器件的金属化由用于漏极和源极的钛/铝/镍/金和用于p-GaN栅极的镍/金组成。首先沉积漏电极，然后是栅极，最后是源极。漏电极和栅电极分别在830℃和535℃下退火。由于p-GaN接触的温度限制，源电极未退火。

漏极触点为欧姆，接触电阻为0.8Ω-mm。然而，栅极接触是非线性的，在零偏压下具有900Ω-mm的接触电阻，而源极表现出肖特基行为。这些问题与源极接触的非退火性质和在栅极下面不存在重掺杂的p-GaN层有关。

栅电极允许调制pn结处的耗尽层的厚度，阻断源极和漏极之间的沟道区域中的电流。漂移层具有“中等”厚度，降低了预期的击穿性能。中等漂移层的目的是通过干刻蚀过程更容易接近虚拟背接触。

鉴于类似肖特基的“源极”接触，研究人员决定逆转漏极偏置，因此器件的操作就好像源是漏极一样，反之亦然。包括肖特基导通电压约0.5V的器件的行为延迟了漏极偏置的电流增加。具体的导通电阻为2.36mΩ-cm2，归一化为沟道截面积。 栅极漏电流比漏极电流低两个数量级，栅极电位高达10V。

图2：1V源极 - 漏极偏置下的准垂直vc-JFET的漏极和栅极电流以及跨导，传输特性。 标准化为通道横截面。

虽然晶体管没有夹断，但栅极电位确实调制了漏极电流（高达1.8倍，栅极为-10V，图2）。根据模拟，夹断发生在-112V左右。将其放在一位数范围内需要缩小尺寸，同时减少沟道掺杂以增加空间电荷区域的范围。模拟结果表明，在-12V时，空间电荷区域仅从4μm栅极 - 栅极间隙的两侧延伸1μm。

模拟还表明，常关增强模式操作将会产生1μm的栅极 - 栅极间距，以及5μm沟道长和5x10E15·cm-3掺杂，提供+2.3V阈值。根据汞电容 - 电压分布测量，实验装置的漂移/沟道掺杂为1×10E16·cm-3。